top of page
Поиск
Новые возможности по разработке FPGA в ALDEC Active-HDL 11.1
Инструмент разработки и моделирования VHDL/Verilog для ПЛИС от компании ALDEC, Active-HDL (для ОС Windows), пользуется заслуженной...
Лицензии Cadence и ALDEC для работы "на дому" на время карантина
Уважаемые заказчики! В связи с опасностью слишком быстрого распространения вируса COVID-19 многие российские компании приняли решение о...
Ближайшие семинары и вебинары
Уже через 2 недели, 4 декабря, мы проводим семинар, в котором расскажем о новых возможностях САПР печатных плат Cadence Allegro, OrCAD и...
Как уменьшить количество ошибок в проектах FPGA с помощью софта ALINT-PRO
(вольный перевод с английского) Ни для кого не секрет, что около половины времени, потраченного на проектирование RTL-кода для FPGA,...
Обновление полигонов в OrCAD/Allegro PCB Editor
В САПР OrCAD и Allegro довольно удобно устроены динамические полигоны, они могут авто-обновляться немедленно при изменении рисунка...
bottom of page