top of page
Поиск
-
18 сент. 2020 г.3 мин. чтения
1 1190
-
28 авг. 2020 г.1 мин. чтения
4670
-
27 авг. 2020 г.1 мин. чтения
Новые возможности по разработке FPGA в ALDEC Active-HDL 11.1
Инструмент разработки и моделирования VHDL/Verilog для ПЛИС от компании ALDEC, Active-HDL (для ОС Windows), пользуется заслуженной...
2960
-
20 мар. 2020 г.1 мин. чтения
Лицензии Cadence и ALDEC для работы "на дому" на время карантина
Уважаемые заказчики! В связи с опасностью слишком быстрого распространения вируса COVID-19 многие российские компании приняли решение о...
3340
-
21 янв. 2020 г.2 мин. чтения
2510
-
22 нояб. 2019 г.3 мин. чтения
Ближайшие семинары и вебинары
Уже через 2 недели, 4 декабря, мы проводим семинар, в котором расскажем о новых возможностях САПР печатных плат Cadence Allegro, OrCAD и...
2410
-
10 нояб. 2019 г.2 мин. чтения
2730
Александр Акулин
28 авг. 2019 г.5 мин. чтения
Как уменьшить количество ошибок в проектах FPGA с помощью софта ALINT-PRO
(вольный перевод с английского) Ни для кого не секрет, что около половины времени, потраченного на проектирование RTL-кода для FPGA,...
3110
-
19 июл. 2019 г.1 мин. чтения
Обновление полигонов в OrCAD/Allegro PCB Editor
В САПР OrCAD и Allegro довольно удобно устроены динамические полигоны, они могут авто-обновляться немедленно при изменении рисунка...
3970
bottom of page