Allegro | FPGA System Planner

Планирование ПЛИС

Cadence Allegro
FPGA System Planner

 

Опция оптимизации выводов ПЛИС

 

   Планировщик ПЛИС Allegro FPGA System Planner автоматизирует сложные процессы создания УГО ПЛИС, определения эквивалентных выводов, свапирования выводов и блоков, и за счет этого значительно упрощает и ускоряет разработку печатных плат.

   Конструирование печатной платы на ПЛИС, имеющих более 2000 контактов ввода-вывода, для выполнения вручную является слишком сложным. Для завершения проекта на ПЛИС требуется постоянное общение между разработчиками логики, разработчиками системы
и разработчиками платы. В целом, это общение является рутинным
и даже избыточным. И именно ПЛИС, вследствие огромного числа многомерных правил ввода-вывода, делают процесс общения таким сложным. Эти проблемы могут быть решены за счет применения планировщика ПЛИС, автоматизирующего все эти сложные процессы.
В результате, разработка печатных плат для ПЛИС значительно упрощается и ускоряется.

 

   Планировщик ПЛИС полностью автоматизирует процессы связывания контактов ПЛИС с другими компонентами, генерации схем и разводки межсоединений, при этом для всех этих процессов соблюдаются следующие ограничения:

  • Логические ограничения – разводка контактов должна удовлетворять требованиям протокола соответствующего интерфейса. Например, для шин, синхронных с источником, для успешного захвата данных требуется, чтобы
    и данные, и соответствующие сигналы синхронизации были правильно выведены на контакты.

  • Электрические ограничения связаны с DRC ввода-вывода ПЛИС. ПЛИС имеют сложную структуру банков и детализированный набор соответствующих правил. Для того, чтобы банк стало возможно использовать для интерфейса, должны быть заданы стандартные электрические сигналы этого интерфейса.

  • Физические ограничения, связанные с расположением на плате различных устройств. Контакты должны быть выбраны так, чтобы свести к минимуму пересечения проводников и число слоев, требуемых для разводки платы. 

 

   Функционал опции FPGA System Planner

  • Учет логических, электрических и физических ограничений

  • Авто-подбор и оптимальный обмен выводов ПЛИС

  • Авто-генерация символов УГО для ПЛИС

  • Минимизация пересечений сигналов при трассировке

  • Библиотека точных и проверенных моделей ПЛИС, которые содержат электрические и правила назначения выводов.

© 1997 - 2018  OOO «ПСБ СОФТ», Москва

Официальный дистрибьютор Cadence

Нажимая кнопку, вы даете согласие на обработку своих персональных данных в соответствии с Пользовательским соглашением.