Мастер-класс по проектированию скоростных плат

 

Мастер-класс «Методы эффективного проектирования печатных плат со скоростными сигналами. Современные средства проектирования и моделирования компании Cadence»


Уважаемые коллеги!

Предлагаем вниманию инженеров-конструкторов регулярный семинар для наших клиентов, посвященный вопросам проектирования и моделирования сложных цифровых и цифро-аналоговых плат со скоростными сигналами. Если вы разрабатываете печатные платы с DDR-памятью, скоростными цифровыми интерфейсами, этот семинар – для вас.

Семинар ориентирован на разработчиков печатных плат, которые столкнулись с необходимостью трассировки DDR2 / DDR3 / DDR4 и ПЛИС, и ищут методику и правила трассировки, для обеспечения максимального качества и скорости обмена. Много информации будет также для схемотехников и разработчиков плат со скоростными каналами связи (PCIe, USB, Gigabit Ethernet, GTX и др.), а также аналоговых и аналогово-цифровых плат с высокими требованиями к качеству сигнала.

•    Как сделать процесс проектирования печатных плат и оформления конструкторской документации более эффективным, быстрым и качественным?
•    Как наиболее эффективно разместить фильтрующие конденсаторы по питанию, какие выбрать номиналы и количества?
•    Корректно ли проложены полигоны земли и питания, не будет ли «звона» в цепях питания при одновременном переключении сигналов?
•    Как найти перегруженные участки печатной платы по постоянному току или перегреву, и как их «разгрузить» для обеспечения надежности устройства?
•    Как ускорить процесс трассировки и автоматизировать рутинные операции?

Обо всем этом рассказывается на семинаре. Даются методологии проектирования и рекомендации по повышению качества ваших проектов. Приводятся примеры печатных плат и рассмотрены ошибки и методы их обнаружения и исправления.

Семинар основан на программах Sigrity, Cadence Allegro, OrCAD. Рассматриваются дополнительные опции САПР Cadence Allegro и OrCAD, позволяющие повысить скорость и качество выполнения проектов печатных плат, создания библиотек, оформления конструкторской документации.
Однако семинар крайне полезен и пользователями САПР P-CAD,Altium, Mentor и др., т.к. основная часть информации не привязана к конкретным САПР, а содержит общие теоретические и практические рекомендации для проектирования скоростных интерфейсов.
Ознакомьтесь, пожалуйста, с программой ниже. Если вас заинтересовала тема, пожалуйста, пришлите заявку с указанием числа, ФИО, контактов и должностей участников, и реквизиты для выставления счета / оформления договора.

Стоимость:

10 000 р. с человека, при регистрации до 9 сентября.
При более поздней регистрации стоимость повышена до 15 000 р.
С учетом обедов, кофе-брейков, но без учета стоимости проживания.

Контакты:

Светлана

SEMINAR@PCBSOFT.RU
Моб. 8 (926) 559-41-98
Факс: 8 (499) 558-02-54

Дата, место и время проведения:   
Ростов-на-Дону - 26-27 сентября, с 10-00 до 18-00
Екатеринбург - 29-30 сентября, с 10-00 до 18-00

Информация:

Матрица сравнения функций САПР OrCAD/Allegro:

http://www.pcbsoft.ru/#!blank/ywex8

Описание системы моделирования Sigrity:

http://www.pcbsoft.ru/#!sigrity/c9yc

Специальные предложения и скидки на САПР OrCAD/Allegro и Sigrity: http://www.pcbsoft.ru/#!skidki-cadence/eodq2


ПРОГРАММА СЕМИНАРА

2 дня,, c 10:00 до 18:00, включая кофе-брейки и обед.
Мастер-класс от компании Cadence.

Докладчики:
Срджан Джорджевич, Cadence Design Systems
Александр Акулин, PCB SOFT (холдинг PCB technology)

1    Методология и инструменты эффективного проектирования скоростных плат.
1.1    Рекомендации по параметрам и конструкциям печатных плат с BGA-корпусами ПЛИС и DDR. Параметры HDI-плат. Размеры площадок и отверстий.
1.2    Правила расчета импеданса проводников на печатной плате.
1.3    Правила трассировки скоростных параллельных и последовательных интерфейсов.
1.4    Правила трассировки DDR2 / DDR3 / DDR4.  Различные виды топологий.
1.5    Эффективная трассировка и выравнивание фаз и задержек на плате.
1.6    Электрические правила для DDR в проекте САПР. Наборы правил.
1.7    Авто-контроль задержек по оси Z. Авто-контроль задержек внутри микросхем.

2    Оптимизация назначения выводов ПЛИС для ускорения трассировки.
2.1    Нюансы выбора ПЛИС для реализации проекта. Назначение выводов ПЛИС.
2.2    Создание схемы и трассировка. Взаимодействие схемотехника и конструктора.
2.3    Планирование трассировки ПЛИС. Визуализация проекта. Генерация схемы.
2.4    Авто-оптимизация раскладки связей в редакторе печатных плат.
2.5    Методология построения сквозного интегрированного маршрута проектирования ПЛИС и печатных плат.
2.6    Конкурентная авто-оптимизация нескольких ПЛИС, взаимное расположение.

3    Моделирование плат с ПЛИС и интерфейсами DDR2/3/4.
3.1    Взаимосвязь целостности сигналов и питаний на высокоскоростных платах.
3.2    Анализ системы питаний в частотной области. Устранение резонансов.
3.3    Подбор матрицы фильтрующих конденсаторов под ПЛИС и DDR.
3.4    Верификация топологии интерфейса DDR с помощью симуляции. Глазковая диаграмма. Проблемы одновременного переключения в шине данных.
3.5    Вопросы ЭМС, симуляция и спектр ЭМИ на печатном узле, поиск источника ЭМИ.

4    Моделирование целостности питаний и сигналов на печатных платах
со скоростными интерфейсами (с IBIS-моделями и без них).
4.1    Взаимосвязь между качеством системы питания, качеством трассировки и качеством скоростного интерфейса. Факторы, определяющие максимальную скорость передачи и количество ошибок в канале.
4.2    Методология анализа системы питания в многослойных платах.
4.3    Контроль падения напряжений, плотность тока, уровень шума и надежность схемы.
4.4    Методология подбора матрицы фильтрующих конденсаторов по питанию.
4.5    Скоростные цифровые сигналы, дифференциальные пары и возвратные токи.
4.6    Извлечение достоверных частотных параметров из топологии печатной платы в 3D.
4.7    Обеспечение высокой пропускной способности скоростных интерфейсов за счет моделирования целостности сигналов. Глазковая диаграмма. Диаграмма ошибок.
4.8    Анализ скоростного канала в частотной области и во временной области.
4.9    Дополнительные факторы, снижающие скорость в канале. Скин-эффект и шероховатость поверхности проводника. Регулярная волокнистая структура стеклотекстолита. Трапециевидность сечения трасс. Качество полигонов. Переходные отверстия в цепи возвратных токов.

5    Моделирование питания и температурных режимов на печатной плате с мощными компонентами, ПЛИС, процессорами, с учетом радиаторов и обдува.
5.1    Вопросы определения физических свойств материалов электронного модуля и их зависимость от температуры.
5.2    Получение 3D-распределения температур на плате и компонентах
5.3    Моделирование падений напряжения на полигонах, переходных отверстиях, получение карты IR-Drop.
5.4    Интерпретация и использование результатов для оптимизации проекта

Программа предварительная, без разбиения по дням.
Возможны незначительные изменения.

 

 

 

© 1997 - 2018  OOO «ПСБ СОФТ», Москва

Официальный дистрибьютор Cadence

Нажимая кнопку, вы даете согласие на обработку своих персональных данных в соответствии с Пользовательским соглашением.