ALDEC Active-HDL

моделирование аналого-цифровых ПЛИС (FPGA)

​

   Вы можете приобрести у нас программный продукт Active-HDL. Designer Edition. Он предоставляет разработчикам ПЛИС симулятор смешанного RTL-кода, который включает в себя: подтвержденный использованием в промышленности механизм мультиязычного моделирования на языках IEEE VHDL, Verilog® и SystemVerilog (Design), с ускорением до 2 раз относительно штатных симуляторов, поставляемых вместе с ПЛИС, а также поддержку закодированных IP-ядер и отсутствие ограничения на размеры устройства FPGA. Используя Active-HDL, ваша команда разработчиков ПЛИС может в разы ускорить процесс разработки прошивок для ПЛИС, по сравнению с использованием только штатных симуляторов от Xilinx, Altera или Atmel. Для верификации ПЛИС можно дополнительно применять еще один продукт фирмы ALDEC - программу верификации FPGA Riviera-PRO™.

​

   Вы можете скачать бесплатный вариант Free Active-HDL Student Edition для ознакомления с базовыми возможностями продукта или для решения несложных задач с определенными ограничениями.

​

   Также вы можете ознакомиться с возможностями для учебных заведений, которые предоставляет Университетская программа ALDEC.

 

Получить демо-версию или купить лицензию Active-HDL

​

Для получения демо-версии или приобретения лицензии пришлите нам на электронную почту заявку от вашего предприятия.

Основные возможности

Языки

• Поддержка мульти-язычных проектов ПЛИС

• VHDL IEEE 1076 (1987, 1993, 2002 и 2008)

• Verilog® HDL IEEE 1364 (1995, 2001 и 2005)

• SystemVerilog IEEE 1800™ (Design)

Отладка

• Интерактивная трассировка выполнения кода

• Продвинутое управление точками останова

• Просмотрщик памяти

• Отладка FSM

• Просмотрщик формы сигнала

• Множественные окна просмотра сигналов

• Управление формой входных сигналов

Закодированные IP-ядра

 

• Поддержка SecureIP

• Поддержка IEEE VHDL и Verilog IP

Поддержка проектов любого размера

Инструменты проектирования HDL

• Редактор языка HDL, текстов, блок-схем и машины состояний

• Языковой помощник с шаблонами и автоподстановкой текста

• Иерархический просмотр с поддержкой конфигураций

• Поддержка скриптов Macro, Tcl/TK, Perl

• Пре-компилированные библиотеки от поставщиков FPGA

Управление проектами

• Менеджер управления маршрутом проекта для всех типов FPGA

• Управление версиями

• Рабочее пространство и архивирование проектов

Поддерживаемые платформы

• Windows® 7/Vista/XP/2003

​

Публикации

• Статья А.Бухтеева "Создайте собственный маршрут проектирования ПЛИС в симуляторе Active HDL компании ALDEC".

​​

Отзывы пользователей

 

"Скорость моделирования в Active-HDL действительно лучше, т.е. быстрее. "

 

"Редактор удобный, подсветка синтаксиса есть, мульти-выделение - есть. Весь проект красиво разбит на архитектуру по каталогам."

​

"Нет нужды ждать перекомпиляции всех исходников, если в каком-то что-то поправлено, в отличие от Vivado."

​

"Работать на Active-HDL гораздо удобнее и эффективнее, чем, например, использовать связку Sublime + Vivado."

​

"Моделсим это моделятор! А альдек это очень мощный design entry tool+моделятор."

​

​